XCVU9P-2FLGB2104I - מעגלים משולבים, משובצים, מערך שערים הניתן לתכנות שדה

FPGA (Field Programmable Gate Array) הוא פיתוח נוסף של התקנים ניתנים לתכנות כגון PAL (לוגית מערך לתכנות) ו-GAL (לוגיקה של מערך כללי).הוא הופיע כמעגל מותאם למחצה בתחום של מעגלים משולבים ספציפיים ליישום (ASIC), מטפל בחסרונות של מעגלים מותאמים אישית ומתגבר על מספר השערים המצומצם של המכשירים הניתנים לתכנות המקוריים.

עיצוב FPGA אינו רק מחקר של שבבים, אלא בעיקר שימוש בדפוסי FPGA לעיצוב מוצרים בתעשיות אחרות.שלא כמו ASICs, FPGAs נמצאים בשימוש נרחב יותר בתעשיית התקשורת.באמצעות ניתוח שוק מוצרי FPGA העולמי וספקים קשורים, בשילוב עם המצב הנוכחי בסין ומוצרי FPGA המקומיים המובילים ניתן למצוא בכיוון הפיתוח העתידי של הטכנולוגיה הרלוונטית, יש תפקיד חשוב מאוד בקידום השיפור הכולל מרמת המדע והטכנולוגיה של סין.

בניגוד למודל המסורתי של תכנון שבבים, שבבי FPGA אינם מוגבלים לשבבי מחקר ועיצוב, אלא ניתן לבצע אופטימיזציה עבור מגוון רחב של מוצרים עם דגם שבב ספציפי.מנקודת המבט של המכשיר, ה-FPGA עצמו מהווה מעגל משולב טיפוסי במעגל מותאם למחצה, המכיל מודולי ניהול דיגיטליים, יחידות משובצות, יחידות פלט ויחידות קלט.על בסיס זה, יש צורך להתמקד באופטימיזציה מקיפה של שבב של שבב FPGA, הוספת פונקציות שבב חדשות על ידי שיפור עיצוב השבב הנוכחי, ובכך לפשט את מבנה השבב הכולל ולשפר את הביצועים.

מבנה בסיסי:
התקני FPGA שייכים למעין מעגל חצי מותאם אישית במעגלים משולבים למטרות מיוחדות, שהם מערכים לוגיים הניתנים לתכנות ויכולים לפתור ביעילות את הבעיה של מספר מעגלים נמוך של השערים של המכשירים המקוריים.המבנה הבסיסי של FPGA כולל יחידות קלט ופלט הניתנות לתכנות, בלוקים לוגיים הניתנים להגדרה, מודולי ניהול שעון דיגיטלי, זיכרון RAM בלוק משובץ, משאבי חיווט, ליבות קשות ייעודיות מוטמעות ויחידות פונקציונליות משובצות למטה.FPGAs נמצאים בשימוש נרחב בתחום עיצוב המעגלים הדיגיטליים בשל משאבי החיווט העשירים שלהם, התכנות הניתן לחזרה והאינטגרציה הגבוהה וההשקעה הנמוכה שלהם.זרימת עיצוב FPGA כוללת תכנון אלגוריתמים, הדמיית קוד ועיצוב, איתור באגים בלוח, המעצב והדרישות בפועל לביסוס ארכיטקטורת האלגוריתם, השתמש ב-EDA כדי לבסס את ערכת העיצוב או ב-HD כדי לכתוב את קוד העיצוב, להבטיח באמצעות הדמיית קוד פתרון העיצוב עומד הדרישות בפועל, ולבסוף מתבצע איתור באגים ברמת הלוח, תוך שימוש במעגל התצורה כדי להוריד את הקבצים הרלוונטיים לשבב FPGA כדי לאמת את הפעולה בפועל.