XC2C256-7TQG144C QFP144 שבבי xilinx 1.8V כמות קלט-פלט 118 FLASH PLD IC אלקטרוני

תכונות המוצר

דווח על שגיאת מידע על המוצר

הצג דומה

מסמכים ומדיה

סיווגי סביבה ויצוא

 התקן לוגי מתכנת מורכב (CPLD) הוא התקן לוגי עם מערכי AND/OR ותאי מאקרו הניתנים לתכנות לחלוטין.מאקרו-תאים הם אבני הבניין העיקריות של CPLD, המכילים פעולות לוגיות מורכבות ולוגיקה ליישום ביטויי צורה נורמליים מנותקים.מערכי AND/OR ניתנים לתכנות לחלוטין ואחראים לביצוע פונקציות לוגיות שונות.ניתן להגדיר מאקרו-תאים גם כבלוקים פונקציונליים האחראים לביצוע לוגיקה רציפה או קומבינטורית.

 התקן לוגיקה מורכב לתכנות הוא מוצר חדשני בהשוואה להתקני לוגיקה קודמים כמו מערכים לוגיים ניתנים לתכנות (PLAs) ו-Programmable Array Logic (PAL).התקני ההיגיון המוקדמים יותר לא היו ניתנים לתכנות, ולכן ההיגיון נבנה על ידי שילוב שבבי לוגיקה מרובים יחד.ל-CPLD יש מורכבות בין PALs לבין מערכי שערים הניתנים לתכנות בשטח (FPGAs).יש לו גם את התכונות הארכיטקטוניות של PALs ו-FPGAs.ההבדל הארכיטקטוני העיקרי בין CPLD ל-FPGA הוא ש-FPGAs מבוססים על טבלאות חיפוש, בעוד CPLDs מבוססים על ים של שערים.

התכונות המשותפות של CPLDs ו-FPGAs הן שלשניהם יש מספר רב של שערים והוראות גמישות ללוגיקה.בעוד שמאפיינים נפוצים בין CPLDs ו-PALs כוללים זיכרון תצורה לא נדיף.CPLDs הם מובילים בשוק של התקני לוגיקה ניתנים לתכנות, בעלי יתרונות מרובים כמו תכנות מתקדם, עלות נמוכה, היותם לא נדיפים וקלים לשימוש.

 אהתקן לוגי מורכב שניתן לתכנות(CPLD) הואהתקן לוגי הניתן לתכנותעם מורכבות בין זו שלPALsוFPGAs, ומאפיינים אדריכליים של שניהם.אבן הבניין העיקרית של ה-CPLD היא אמאקרוסל, המכיל יישום לוגיקהצורה נורמלית ניתוקביטויים ופעולות לוגיות מיוחדות יותר.

מאפיינים[לַעֲרוֹך]

חלק מתכונות ה-CPLD משותפות עםPALs:

• זיכרון תצורה לא נדיף.שלא כמו FPGAs רבים, תצורה חיצוניתROMאינו נדרש, וה-CPLD יכול לפעול מיד עם הפעלת המערכת.
• עבור התקני CPLD רבים מדור קודם, הניתוב מגביל את רוב בלוקי הלוגיקה לכלול אותות קלט ופלט חיצוניים, מה שמפחית הזדמנויות לאחסון מצב פנימי והיגיון רב שכבות עמוקות.זה בדרך כלל אינו פקטור עבור CPLDs גדולות יותר ומשפחות מוצרי CPLD חדשות יותר.

תכונות אחרות משותפות עםFPGAs:

• מספר רב של שערים זמין.CPLDs יש בדרך כלל שווה ערך של אלפים עד עשרות אלפישערים לוגיים, המאפשר הטמעה של התקני עיבוד נתונים מסובכים במידה.ל-PAL יש בדרך כלל כמה מאות מקבילות שער לכל היותר, בעוד ש-FPGA נע בדרך כלל בין עשרות אלפים לכמה מיליונים.
• כמה הוראות להיגיון גמיש יותר מאשרסכום המוצרביטויים, כולל נתיבי משוב מסובכים בין תאי מאקרו, והיגיון מיוחד ליישום פונקציות נפוצות שונות, כגוןמספר שלם חֶשְׁבּוֹן.

ההבדל הבולט ביותר בין CPLD גדול ל-FPGA קטן הוא הנוכחות של זיכרון לא נדיף על-שבב ב-CPLD, המאפשר להשתמש ב-CPLD עבור "מטעין אתחול" פונקציות, לפני מסירת השליטה למכשירים אחרים שאין להם אחסון תוכניות קבוע משלהם.דוגמה טובה היא המקום שבו CPLD משמש לטעינת נתוני תצורה עבור FPGA מזיכרון לא נדיף.^[1]

הבחנות[לַעֲרוֹך]

CPLDs היו צעד אבולוציוני ממכשירים קטנים עוד יותר שקדמו להם,תעודות זכויות יוצרים(נשלח לראשונה על ידיסיגנטיקה), וPALs.לאלה בתורם קדמולוגיקה סטנדרטיתמוצרים, שלא הציעו יכולת תכנות ושימשו לבניית פונקציות לוגיות על ידי חיווט פיזי של כמה שבבי לוגיקה סטנדרטיים (או מאות מהם) יחד (בדרך כלל עם חיווט על מעגלים מודפסים או לוחות, אך לפעמים, במיוחד עבור אב טיפוס, באמצעותעטיפת תילתִיוּל).

ההבחנה העיקרית בין ארכיטקטורות מכשירי FPGA ו-CPLD היא ש-CPLD מבוססים באופן פנימי עלטבלאות חיפוש(LUTs) בזמן ש-FPGAs משתמשיםבלוקים לוגיים.