משפחת התקני FPGA ECP5™/ECP5-5G™ מותאמת לספק תכונות ביצועים גבוהות כגון ארכיטקטורת DSP משופרת, SERDES במהירות גבוהה (Serializer/Deserializer) ומקור במהירות גבוהה
ממשקים סינכרוניים, במארג FPGA חסכוני.שילוב זה מושג באמצעות התקדמות בארכיטקטורת המכשיר ושימוש בטכנולוגיית 40 ננומטר מה שהופך את המכשירים למתאימים ליישומים בנפח גבוה, גבוה, מהירות ובעלות נמוכה.
משפחת מכשירי ECP5/ECP5-5G מכסה קיבולת טבלת חיפוש (LUT) ל-84K אלמנטים לוגיים ותומכת בעד 365 קלט/פלט משתמשים.משפחת התקני ECP5/ECP5-5G מציעה גם עד 156 מכפילי 18 x 18 ומגוון רחב של תקני I/O מקבילים.
בד ECP5/ECP5-5G FPGA מותאם לביצועים גבוהים תוך מחשבה על הספק נמוך ועלות נמוכה.התקני ה-ECP5/ECP5-5G משתמשים בטכנולוגיית לוגיקה SRAM הניתנת להגדרה מחדש ומספקים אבני בניין פופולריות כגון לוגיקה מבוססת LUT, זיכרון מבוזר ומשובץ, לולאות נעולות שלב (PLLs), לולאות נעולות Delay-Locked (DLL), מקור מהונדס מראש. תמיכה ב-I/O, פרוסות sysDSP משופרות ותמיכה בתצורה מתקדמת, כולל יכולות הצפנה ואתחול כפול.
הלוגיקה הסינכרונית של המקור שהונדסה מראש המיושמת במשפחת מכשירי ECP5/ECP5-5G תומכת במגוון רחב של תקני ממשקים כולל DDR2/3, LPDDR2/3, XGMII ו-7:1 LVDS.
משפחת התקני ECP5/ECP5-5G כוללת גם SERDES במהירות גבוהה עם פונקציות ייעודיות של תת-שכבת קידוד פיזית (PCS).סובלנות ריצוד גבוהה וריצוד שידור נמוך מאפשרים להגדיר את בלוקים של SERDES plus PCS כדי לתמוך במערך של פרוטוקולי נתונים פופולריים כולל PCI Express, Ethernet (XAUI, GbE ו- SGMII) ו-CPRI.שידור דה-הדגשה עם סמנים מקדימים ופוסטים, והגדרות Receive Equalization הופכות את SERDES למתאים לשידור וקבלה על צורות שונות של מדיה.
התקני ECP5/ECP5-5G מספקים גם אפשרויות תצורה גמישות, אמינות ומאובטחות, כגון יכולת אתחול כפול, הצפנת זרם סיביות ותכונות שדרוג שדה TransFR.מכשירי משפחת ECP5-5G עשו שיפור מסוים ב-SERDES בהשוואה למכשירי ECP5UM.שיפורים אלה מגדילים את הביצועים של ה-SERDES עד לקצב נתונים של עד 5 Gb/s.
התקני משפחת ECP5-5G תואמים פין אל פין להתקני ECP5UM.אלה מאפשרים לך נתיב העברה להעברת עיצובים מ-ECP5UM למכשירי ECP5-5G כדי לקבל ביצועים גבוהים יותר.