order_bg

מוצרים

מעגל משולב XC5VFX30T-2FFG665I חדש ומקורי

תיאור קצר:


פירוט המוצר

תגיות מוצר

תכונות המוצר

סוּג תיאור

בחר

קטגוריה מעגלים משולבים (ICs)

מוטבע

FPGAs (מערך שערים לתכנות שדה)

 

 

 

מר AMD Xilinx

 

סִדרָה Virtex®-5 FXT

 

חֲבִילָה מַגָשׁ

 

סטטוס המוצר פָּעִיל

 

מספר LABs/CLBs 2560

 

מספר אלמנטים/תאים לוגיים 32768

 

סך סיביות RAM 2506752

 

מספר קלט/פלט 360

 

אספקת מתח 0.95V ~ 1.05V

 

סוג הרכבה מתקן משטח

 

טמפרטורת פעולה -40°C ~ 100°C (TJ)

 

חבילה / מארז 665-BBGA, FCBGA

 

חבילת מכשירי ספק 665-FCBGA (27×27)

 

מספר מוצר בסיס XC5VFX30

 

דווח על שגיאת מידע על המוצר

הצג דומה

מסמכים ומדיה

סוג משאב קישור
גיליונות נתונים סקירה משפחתית של Virtex-5

גיליון נתונים Virtex-5 FPGA

מידע סביבתי אישור Xilinx REACH211

Xiliinx RoHS אישור

עיצוב/מפרט PCN הודעה ללא עופרת חוצה ספינות 31/אוקטובר/2016

Mult Dev Material Change 16/Dev/2019

סיווגי סביבה ויצוא

תְכוּנָה תיאור
מצב RoHS תואם ROHS3
רמת רגישות לחות (MSL) 4 (72 שעות)
מצב REACH REACH לא מושפע
ECCN 3A991D
HTSUS 8542.39.0001


מערך שערים הניתן לתכנות בשטח

אמערך שערים הניתן לתכנות בשטח(FPGA) הואמעגל משולבתוכנן להגדרה על ידי לקוח או מעצב לאחר ייצור - ומכאן המונחניתן לתכנות בשטח.תצורת FPGA מוגדרת בדרך כלל באמצעות aשפת תיאור החומרה(HDL), דומה לזה המשמש עבור anמעגל משולב ספציפי ליישום(ASIC).דיאגרמות מעגליםשימשו בעבר לציון התצורה, אך הדבר נדיר יותר ויותר עקב הופעתו שלאוטומציה של עיצוב אלקטרוניכלים.

FPGAs מכילים מערך שלניתן לתכנות בלוקים לוגיים, והיררכיה של חיבורים הניתנים להגדרה מחדש המאפשרת לחבר בלוקים יחד.ניתן להגדיר בלוקים לוגיים לביצוע מורכביםפונקציות שילוביות, או לפעול כפשוטהשערים לוגייםכמוווXOR.ברוב ה-FPGAs, בלוקים לוגיים כוללים גםרכיבי זיכרון, שעשוי להיות פשוטכפכפיםאו בלוקים שלמים יותר של זיכרון.[1]ניתן לתכנת מחדש FPGAs רבים ליישום שוניםפונקציות לוגיות, המאפשר גמישותמחשוב שניתן להגדרה מחדשכפי שבוצע בתוכנת מחשב.

ל-FPGA יש תפקיד יוצא דופן במערכת משובצת מחשבפיתוח בשל יכולתם להתחיל פיתוח תוכנת מערכת בו זמנית עם חומרה, לאפשר סימולציות של ביצועי מערכת בשלב מוקדם מאוד של הפיתוח, ולאפשר ניסויים שונים של מערכת ואיטרציות עיצוב לפני סיום ארכיטקטורת המערכת.[2]

הִיסטוֹרִיָה[לַעֲרוֹך]

תעשיית ה-FPGA נבטהזיכרון לקריאה בלבד הניתן לתכנות(PROM) והתקני לוגיקה ניתנים לתכנות(PLDs).ל-PROMs ול-PLD הייתה לשניהם אפשרות לתכנות בקבוצות במפעל או בשטח (ניתן לתכנות בשטח).[3]

אלטרהנוסדה בשנת 1983 וסיפקה בשנת 1984 את מכשיר ההיגיון מחדש הראשון בתעשייה - ה-EP300 - אשר כלל חלון קוורץ בחבילה שאפשר למשתמשים להאיר מנורת אולטרה סגול על התבנית כדי למחוק אתEPROMתאים שהחזיקו את תצורת המכשיר.[4]

Xilinxהפיק את השדה הראשון בר-תכנות מבחינה מסחריתמערך שעריםבשנת 1985[3]- ה-XC2064.[5]ל-XC2064 היו שערים ניתנים לתכנות וחיבורים ניתנים לתכנות בין שערים, תחילתה של טכנולוגיה ושוק חדשים.[6]ל-XC2064 היו 64 בלוקים לוגיים (CLB) הניתנים להגדרה, עם שניים של שלוש כניסותטבלאות חיפוש(LUTs).[7]

בשנת 1987, המרכז לוחמת שטח ימימימן ניסוי שהציע סטיב קאסלמן לפיתוח מחשב שיטמיע 600,000 שערים שניתנים לתכנות מחדש.קאסלמן הצליח ופטנט הקשור למערכת הונפק ב-1992.[3]

Altera ו-Xilinx המשיכו ללא עוררין וצמחו במהירות מ-1985 עד אמצע שנות ה-90, כאשר מתחרים צצו, ושחקו חלק ניכר מנתח השוק שלהם.עד 1993, Actel (עכשיומיקרוסמי) שימש כ-18 אחוז מהשוק.[6]

שנות ה-90 היו תקופה של צמיחה מהירה עבור FPGAs, הן בתחכום המעגלים והן בהיקף הייצור.בתחילת שנות ה-90, FPGAs שימשו בעיקר בתקשורתורשת.עד סוף העשור, רכיבי FPGA מצאו את דרכם ליישומים צרכניים, רכבים ותעשייתיים.[8]

עד 2013, אלטרה (31 אחוז), אקטל (10 אחוז) ו-Xilinx (36 אחוז) ייצגו יחד כ-77 אחוז משוק ה-FPGA.[9]

חברות כמו מיקרוסופט החלו להשתמש ב-FPGAs כדי להאיץ מערכות בעלות ביצועים גבוהים, עתירי חישוב (כמומרכזי נתוניםשמפעילים את שלהםמנוע החיפוש בינג), בשלביצועים לוואטיתרון FPGAs מספקים.[10]מיקרוסופט החלה להשתמש ב-FPGAs כדילהאיץבינג בשנת 2014, ובשנת 2018 החלו לפרוס רכיבי FPGA על פני עומסי עבודה אחרים של מרכז הנתונים שלהםצבע תכלת מחשוב ענןפּלַטפוֹרמָה.[11]

קווי הזמן הבאים מצביעים על התקדמות בהיבטים שונים של עיצוב FPGA:

שערים

  • 1987: 9,000 שערים, Xilinx[6]
  • 1992: 600,000, מחלקת לוחמת שטח ימית[3]
  • תחילת שנות ה-2000: מיליונים[8]
  • 2013: 50 מיליון, Xilinx[12]

גודל השוק

  • 1985: FPGA מסחרי ראשון: Xilinx XC2064[5][6]
  • 1987: 14 מיליון דולר[6]
  • ג.1993: >385 מיליון דולר[6][אימות נכשל]
  • 2005: 1.9 מיליארד דולר[13]
  • הערכות 2010: 2.75 מיליארד דולר[13]
  • 2013: 5.4 מיליארד דולר[14]
  • אומדן 2020: 9.8 מיליארד דולר[14]

העיצוב מתחיל

אתחילת עיצובהוא עיצוב מותאם אישית חדש ליישום על FPGA.

לְעַצֵב[לַעֲרוֹך]

ל-FPGAs עכשוויים יש משאבים גדולים שלשערים לוגייםוגושי RAM ליישום חישובים דיגיטליים מורכבים.מכיוון שתכנוני FPGA משתמשים בקצבי קלט/פלט מהירים מאוד ונתונים דו-כיוונייםאוטובוסים, זה הופך לאתגר לאמת תזמון נכון של נתונים חוקיים תוך זמן ההגדרה וזמן ההחזקה.

תכנון קומהמאפשר הקצאת משאבים בתוך FPGAs כדי לעמוד במגבלות זמן אלו.ניתן להשתמש ב-FPGAs כדי ליישם כל פונקציה לוגית ש-anASICיכול להופיע.היכולת לעדכן את הפונקציונליות לאחר המשלוח,הגדרה מחדש חלקיתשל חלק מהעיצוב[17]והעלויות ההנדסיות החד פעמיות הנמוכות ביחס לתכנון ASIC (למרות עלות היחידה הגבוהה יותר בדרך כלל), מציעות יתרונות עבור יישומים רבים.[1]

לחלק מה-FPGAs יש תכונות אנלוגיות בנוסף לפונקציות דיגיטליות.התכונה האנלוגית הנפוצה ביותר היא תכנותקצב הרגעל כל פין פלט, מה שמאפשר למהנדס להגדיר שיעורים נמוכים על פינים טעונים קלות שאם לא כןטַבַּעַתאוֹזוּגבאופן בלתי מתקבל על הדעת, ולהגדיר שיעורים גבוהים יותר על פינים עמוסים בכבדות בערוצים מהירים שאחרת היו פועלים לאט מדי.[18][19]נפוצים גם קוורץ-מתנדים קריסטל, מתנדים התנגדות-קיבול על-שבב, ולולאות נעולות פאזהעם מוטבעמתנדים מבוקרי מתחמשמש להפקה וניהול של שעונים כמו גם לשידורי שעוני העברת שעונים ושעוני מקלט במהירות גבוהה (SERDES).נפוצים למדי הם דיפרנציאלייםמשוויםעל פיני קלט המיועדים לחיבור אליהםאיתות דיפרנציאליערוצים.כמה "אות מעורבל-FPGA" יש ציוד היקפי משולבממירים אנלוגיים לדיגיטליים(ADCs) וממירים דיגיטליים לאנלוגיים(DACs) עם בלוקים של מיזוג אותות אנלוגיים המאפשרים להם לפעול כמערכת על שבב(SoC).[20]מכשירים כאלה מטשטשים את הגבול בין FPGA, שנושא אחדים ואפסים דיגיטליים על מארג החיבורים הפנימי הניתן לתכנות שלו, ומערך אנלוגי הניתן לתכנות בשטח(FPAA), הנושא ערכים אנלוגיים על מארג החיבורים הפנימי הניתן לתכנות שלו.


  • קודם:
  • הַבָּא:

  • כתבו כאן את הודעתכם ושלחו אותה אלינו