XC7K420T-2FFG901I - מעגלים משולבים, משובצים, מערכי שערים ניתנים לתכנות בשטח

יתרונות
היתרונות של FPGAs הם כדלקמן:
(1) רכיבי FPGA מורכבים ממשאבי חומרה כגון תאים לוגיים, זיכרון RAM, מכפילים וכו'. על ידי ארגון משאבי החומרה הללו בצורה רציונלית, ניתן ליישם מעגלי חומרה כגון מכפילים, אוגרים, מחוללי כתובות וכו'.
(2) ניתן לעצב FPGAs באמצעות דיאגרמות בלוק או Verilog HDL, ממעגלי שער פשוטים למעגלי FIR או FFT.
(3) ניתן לתכנת מחדש רכיבי FPGA אינסופי, תוך טעינת פתרון עיצוב חדש תוך כמה מאות אלפיות שניות בלבד, תוך שימוש בתצורה מחדש כדי להפחית את תקורה של החומרה.
(4) תדירות הפעולה של ה-FPGA נקבעת על ידי שבב ה-FPGA וכן על ידי העיצוב, וניתן לשנותה או להחליפו בשבב מהיר יותר כדי לעמוד בדרישות תובעניות מסוימות (אם כי, כמובן, תדר הפעולה אינו בלתי מוגבל ויכול יוגדל, אך נשלט על ידי תהליכי IC נוכחיים וגורמים אחרים).
חסרונות
החסרונות של FPGAs הם כדלקמן:
(1) רכיבי FPGA מסתמכים על הטמעת חומרה עבור כל הפונקציות ואינם יכולים ליישם פעולות כגון קפיצות מותנות מסועפות.
(2) FPGAs יכולים ליישם רק פעולות בנקודות קבועות.
לסיכום: FPGAs מסתמכים על חומרה כדי ליישם את כל הפונקציות וניתן להשוות אותם לשבבים ייעודיים מבחינת מהירות, אבל יש פער גדול בגמישות העיצוב בהשוואה למעבדים לשימוש כללי.

עיצוב שפות ופלטפורמות

התקני לוגיקה ניתנים לתכנות הם נושאי חומרה שמגבשים את הפונקציות והמפרט הטכני של יישומים אלקטרוניים באמצעות טכנולוגיית EDA.FPGAs, כאחד מההתקנים המיינסטרים המיישמים את הנתיב הזה, הם מוכווני משתמש ישירות, גמישים ורב-תכליתיים במיוחד, קלים לשימוש ומהירים לבדיקה ויישום בחומרה.
שפת תיאור החומרה (HDL) היא שפה המשמשת לתכנון מערכות לוגיקה דיגיטלית ותיאור מעגלים דיגיטליים, העיקריים שבהם נעשה שימוש הם VHDL, Verilog HDL, System Verilog ו-System C.
כשפת תיאור חומרה כוללת, לשפת תיאור החומרה המשולבת במהירות גבוהה מאוד (VHDL) יש את המאפיינים שהיא בלתי תלויה במעגל החומרה הספציפי ובלתי תלויה בפלטפורמת התכנון, עם היתרונות של יכולת תיאור בטווח רחב, לא תלוי במכשירים ספציפיים, וביכולת לתאר עיצוב של לוגיקה בקרה מורכבת בקוד קפדני ותמציתי וכו'. הוא נתמך על ידי חברות EDA רבות ונמצא בשימוש נרחב בתחום העיצוב האלקטרוני.בשימוש נרחב.
VHDL היא שפה ברמה גבוהה לתכנון מעגלים, ובהשוואה לשפות תיאור חומרה אחרות, יש לה מאפיינים של שפה פשוטה, גמישות ועצמאות מתכנון המכשיר, מה שהופך אותה לשפת תיאור חומרה נפוצה עבור טכנולוגיית EDA והופכת את טכנולוגיית EDA ליותר נגיש למעצבים.
Verilog HDL היא שפת תיאור חומרה בשימוש נרחב שניתן להשתמש בה במספר שלבים של תהליך עיצוב החומרה, כולל מודלים, סינתזה וסימולציה.
יתרונות Verilog HDL: דומה ל-C, קל ללמידה וגמיש.תלוי רישיות.יתרונות בגירוי כתיבה ודוגמנות.חסרונות: לא ניתן לזהות שגיאות רבות בזמן ההידור.
יתרונות VHDL: תחביר קפדני, היררכיה ברורה.חסרונות: זמן היכרות ארוך, לא מספיק גמיש.
תוכנת Quartus_II היא סביבת עיצוב מרובת פלטפורמות שלמה שפותחה על ידי Altera, שיכולה לענות על צורכי התכנון של רכיבי FPGA ו-CPLD שונים, ומהווה סביבה מקיפה לתכנון מערכת הניתנת לתכנות על-שבב.
Vivado Design Suite, סביבת עיצוב משולבת ששוחררה על ידי ספקית ה-FPGA Xilinx בשנת 2012. היא כוללת סביבת עיצוב משולבת מאוד ודור חדש של כלים מרמת המערכת לרמת ה-IC, כולם בנויים על מודל נתונים מדרגיים משותף וסביבת ניפוי באגים משותפת.חבילת העיצוב של Xilinx Vivado מספקת ליבות IP של FIFO שניתן ליישם בקלות על עיצובים.