חדש מקורי XQR17V16CC44V ספוט סטוק FPGA שדה מתכנת מערך שער Logic Ic מעגלים משולבים

Xilinx מציגה את ה-PROMs QPro™ XQR17V16 בצפיפות גבוהה מסדרת קרינה מוקשחת QML, המספקות שיטה קלה לשימוש וחסכונית לאחסון זרמי סיביות גדולים של תצורת Xilinx FPGA.ה-XQR17V16CC44V הוא מכשיר 3.3V עם קיבולת אחסון של 16 מגה-ביט ויכול לפעול במצב טורי או ב-byte-wide.לתרשים בלוקים מפושט של ארכיטקטורת המכשיר XQR17V16.

כאשר ה-FPGA נמצא במצב Master Serial, הוא יוצר שעון תצורה שמניע את ה-PROM.זמן גישה קצר לאחר קצה השעון העולה, נתונים מופיעים בפין הפלט של PROM DATA שמחובר לפין FPGA DIN.ה-FPGA מייצר את המספר המתאים של פולסי שעון להשלמת התצורה.לאחר ההגדרה, זה משבית את ה-PROM.כאשר ה-FPGA נמצא במצב Slave Serial, ה-PROM וה-FPGA חייבים להיות מתוכננים על ידי אות נכנס.

כאשר ה-FPGA נמצא במצב Master SelectMAP, הוא יוצר את שעון התצורה שמניע את ה-PROM וה-FPGA.לאחר קצה ה-CCLK העולה, נתונים זמינים על פיני PROMs DATA (D0-D7).הנתונים יועברו ל-FPGA בקצה העולה הבא של ה-CCLK.כאשר ה-FPGA נמצא במצב Slave SelectMAP, ה-PROM וה-FPGA חייבים להיות מתוכננים על ידי אות נכנס.ניתן להשתמש במתנד הפועל באופן חופשי כדי להניע את ה-CCLK.ניתן לשרשר התקנים מרובים על ידי שימוש בפלט ה-CEO כדי להניע את קלט ה-CE של המכשיר הבא.כניסות השעון ויציאות ה-DATA של כל ה-PROMs בשרשרת זו מחוברים זה לזה.כל המכשירים תואמים וניתן לשלב אותם עם בני משפחה אחרים.עבור תכנות מכשירים, תוכנת Xilinx ISE Foundation או ISE WebPACK מרכיבה את קובץ העיצוב של FPGA לפורמט Hex סטנדרטי, אשר לאחר מכן מועבר לרוב מתכנתי PROM המסחריים.

מאפיינים
• Lach-Up Immune to LET >120 MeV/cm2/mg
• TID מובטח של 50 kRad(Si) לכל מפרט 1019.5
• מיוצר על מצע אפיטקסיאלי
• קיבולת אחסון של 16Mbit
• פעולה מובטחת על פני טווח טמפרטורות צבאי מלא: -55°C עד +125°C
• זיכרון קריאה-בלבד הניתן לתכנות חד-פעמי (OTP) שנועד לאחסן זרמי סיביות תצורה של התקני Xilinx FPGA
• מצבי תצורה כפולים
♦ תצורה טורית (עד 33 Mb/s)
♦ מקביל (עד 264 Mb/s ב-33 MHz)
• ממשק פשוט ל- Xilinx QPro FPGAs
• ניתנת לאחסון זרמים ארוכים או מרובים
• קוטביות איפוס ניתנת לתכנות (פעיל גבוה או פעיל נמוך) לתאימות עם פתרונות FPGA שונים
• תהליך CMOS צף עם הספק נמוך
• מתח אספקה ​​של 3.3V
• זמין באריזות CK44 קרמיות(1)
• תמיכה בתכנות על ידי יצרני מתכנתים מובילים
• תמיכה בעיצוב באמצעות חבילות התוכנה ISE Foundation או ISE WebPACK
• שמירת נתוני חיים מובטחת למשך 20 שנה
תִכנוּת
ניתן לתכנת את המכשירים על מתכנתים שסופקו על ידי Xilinx או ספקי צד שלישי מוסמכים.על המשתמש לוודא כי נעשה שימוש באלגוריתם התכנות המתאים ובגרסה העדכנית ביותר של תוכנת המתכנת.בחירה שגויה עלולה להזיק לצמיתות למכשיר.
תיאור
• Lach-Up Immune to LET >120 MeV/cm2/mg
• TID מובטח של 50 kRad(Si) לכל מפרט 1019.5
• מיוצר על מצע אפיטקסיאלי
• קיבולת אחסון של 16Mbit
• פעולה מובטחת על פני טווח טמפרטורות צבאי מלא: -55°C עד +125°C
• זיכרון קריאה-בלבד הניתן לתכנות חד-פעמי (OTP) שנועד לאחסן זרמי סיביות תצורה של התקני Xilinx FPGA
• מצבי תצורה כפולים
♦ תצורה טורית (עד 33 Mb/s)
♦ מקביל (עד 264 Mb/s ב-33 MHz)
• ממשק פשוט ל- Xilinx QPro FPGAs
• ניתנת לאחסון זרמים ארוכים או מרובים
• קוטביות איפוס ניתנת לתכנות (פעיל גבוה או פעיל
נמוך) לתאימות עם פתרונות FPGA שונים
• תהליך CMOS צף עם הספק נמוך
• מתח אספקה ​​של 3.3V
• זמין באריזות CK44 קרמיות(1)
• תמיכה בתכנות על ידי מתכנת מוביל
יצרנים
• תמיכה בעיצוב באמצעות ISE Foundation או ISE
חבילות תוכנה של WebPACK
• שמירת נתוני חיים מובטחת למשך 20 שנה