מעגל משולב שבבי IC נקודה אחת לקנות EPM240T100C5N IC CPLD 192MC 4.7NS 100TQFP
תכונות המוצר
סוּג | תיאור |
קטגוריה | מעגלים משולבים (ICs) מוטבע CPLDs (התקני לוגיקה מורכבים לתכנות) |
מר | אינטל |
סִדרָה | MAX® II |
חֲבִילָה | מַגָשׁ |
חבילה סטנדרטית | 90 |
סטטוס המוצר | פָּעִיל |
סוג ניתן לתכנות | בתכנות מערכת |
זמן השהיה tpd(1) מקסימום | 4.7 ns |
אספקת מתח - פנימית | 2.5V, 3.3V |
מספר אלמנטים/בלוקים לוגיים | 240 |
מספר Macrocells | 192 |
מספר קלט/פלט | 80 |
טמפרטורת פעולה | 0°C ~ 85°C (TJ) |
סוג הרכבה | מתקן משטח |
חבילה / מארז | 100-TQFP |
חבילת מכשירי ספק | 100-TQFP (14×14) |
מספר מוצר בסיס | EPM240 |
העלות הייתה אחת הבעיות העיקריות העומדות בפני שבבים ארוזים בתלת מימד, ו-Foveros תהיה הפעם הראשונה שאינטל מייצרת אותם בנפח גבוה הודות לטכנולוגיית האריזה המובילה שלה.אינטל, לעומת זאת, אומרת שהשבבים המיוצרים בחבילות 3D Foveros הינם תחרותיים ביותר במחירים עם עיצובי שבבים סטנדרטיים - ובמקרים מסוימים עשויים אפילו להיות זולים יותר.
אינטל תכננה את השבב של Foveros כך שיהיה בעלות נמוכה ככל האפשר ועדיין יעמוד ביעדי הביצועים המוצהרים של החברה – זהו השבב הזול ביותר בחבילת Meteor Lake.אינטל עדיין לא שיתפה את המהירות של אריח החיבור / הבסיס של Foveros, אך אמרה שהרכיבים יכולים לפעול במהירות של כמה גיגה-הרץ' בתצורה פסיבית (הצהרה המרמזת על קיומה של גרסה אקטיבית של שכבת הביניים שאינטל כבר מפתחת ).לפיכך, Foveros אינו דורש מהמעצב להתפשר על מגבלות רוחב פס או חביון.
אינטל גם מצפה שהעיצוב יגדל היטב הן מבחינת ביצועים והן מבחינת עלות, כלומר היא יכולה להציע עיצובים מיוחדים לפלחי שוק אחרים, או גרסאות של הגרסה בעלת הביצועים הגבוהים.
העלות של צמתים מתקדמים לטרנזיסטור גדלה באופן אקספוננציאלי ככל שתהליכי שבב סיליקון מתקרבים לגבולותיהם.ותכנון מודולי IP חדשים (כגון ממשקי I/O) עבור צמתים קטנים יותר אינו מספק החזר רב על ההשקעה.לכן, שימוש חוזר באריחים/שבבים שאינם קריטיים בצמתים קיימים 'טובים מספיק' יכול לחסוך זמן, עלות ומשאבי פיתוח, שלא לדבר על פישוט תהליך הבדיקה.
עבור שבבים בודדים, אינטל חייבת לבדוק רכיבי שבב שונים, כגון ממשקי זיכרון או PCIe, ברצף, מה שיכול להיות תהליך שלוקח זמן.לעומת זאת, יצרני שבבים יכולים גם לבדוק שבבים קטנים בו זמנית כדי לחסוך זמן.לכיסויים יש גם יתרון בעיצוב שבבים עבור טווחי TDP ספציפיים, שכן מעצבים יכולים להתאים אישית שבבים קטנים שונים כדי להתאים לצרכי העיצוב שלהם.
רוב הנקודות הללו נשמעות מוכרות, וכולם אותם גורמים שהובילו את AMD במסלול ערכת השבבים בשנת 2017. AMD לא הייתה הראשונה שהשתמשה בעיצובים מבוססי ערכות שבבים, אבל היא הייתה היצרנית הגדולה הראשונה שהשתמשה בפילוסופיית העיצוב הזו. ייצור המוני שבבים מודרניים, משהו שנראה שאינטל הגיעה אליו באיחור.עם זאת, טכנולוגיית האריזה התלת-ממדית המוצעת של אינטל מורכבת הרבה יותר מהעיצוב המבוסס על שכבת ביניים אורגנית של AMD, שיש לו גם יתרונות וגם חסרונות.
ההבדל יבוא לידי ביטוי בסופו של דבר בשבבים המוגמרים, כאשר אינטל אמרה כי השבב החדש, המוערם בתלת-ממד Meteor Lake צפוי להיות זמין ב-2023, כאשר Arrow Lake ו-Lunar Lake יגיעו ב-2024.
אינטל גם מסרה כי שבב מחשב העל פונטה וקיו, שיכלול יותר מ-100 מיליארד טרנזיסטורים, צפוי להיות בלב Aurora, מחשב העל המהיר בעולם.