(רכיבים אלקטרוניים) 5V927PGGI8
תכונות המוצר
| סוּג | תיאור |
| קטגוריה | מעגלים משולבים (ICs) |
| מר | Renesas Electronics America Inc |
| סִדרָה | - |
| חֲבִילָה | Tape & Reel (TR) |
| סטטוס המוצר | מְיוּשָׁן |
| סוּג | מחולל שעונים |
| PLL | כן עם מעקף |
| קֶלֶט | LVTTL, קריסטל |
| תְפוּקָה | LVTTL |
| מספר מעגלים | 1 |
| יחס - קלט: פלט | 2:4 |
| דיפרנציאל - קלט: פלט | לא לא |
| תדירות - מקסימום | 160 מגה-הרץ |
| מחלק/מכפיל | כן לא |
| אספקת מתח | 3V ~ 3.6V |
| טמפרטורת פעולה | -40°C ~ 85°C |
| סוג הרכבה | מתקן משטח |
| חבילה / מארז | 16-TSSOP (0.173 אינץ', 4.40 מ"מ רוחב) |
| חבילת מכשירי ספק | 16-TSSOP |
| מספר מוצר בסיס | IDT5V927 |
מסמכים ומדיה
| סוג משאב | קישור |
| גיליונות נתונים | IDT5V927 |
| התיישנות PCN/ EOL | עדכון 23/דצמבר/2013 |
| גיליון נתונים HTML | IDT5V927 |
סיווגי סביבה ויצוא
| תְכוּנָה | תיאור |
| רמת רגישות לחות (MSL) | 1 (ללא הגבלה) |
| מצב REACH | REACH לא מושפע |
| ECCN | EAR99 |
| HTSUS | 8542.39.0001 |
משאבים נוספים
| תְכוּנָה | תיאור |
| שמות אחרים | 5V927PGGI8 |
| חבילה סטנדרטית | 4,000 |
פרטי מוצר
מעבד אותות דיגיטלי 24 סיביות
Motorola DSP56307, חבר במשפחת DSP56300 של מעבדי אותות דיגיטליים (DSP) הניתנים לתכנות, תומך ביישומי תשתית אלחוטית עם פעולות סינון כלליות.מעבד המסנן המשופר על-שבב (EFCOP) מעבד אלגוריתמי סינון במקביל לפעולת הליבה, ובכך מגדיל את הביצועים והיעילות הכוללים של DSP.כמו שאר בני המשפחה, ה-DSP56307 משתמש במנוע בעל ביצועים גבוהים, מחזור שעון יחיד לכל הוראה (תואם קוד למשפחת הליבה הפופולרית של Motorolas DSP56000), מעביר חבית, כתובת 24 סיביות, מטמון הוראות ו בקר גישה ישירה לזיכרון, כמו באיור 1. ה-DSP56307 מציע ביצועים ב-100 מיליון הוראות (MIPS) לשנייה באמצעות שעון פנימי של 100 מגה-הרץ עם ליבה של 2.5 וולט והספק עצמאי של 3.3 וולט כניסה/פלט.
סקירה כללית
באמצעות ארכיטקטורה מבוססת-עמודות ASMBL (Advanced Silicon Modular Block) מהדור השני, ה-XC5VLX330T-3FFG1738I מכיל חמש פלטפורמות (תת-משפחות) מובחנות, הבחירה הגדולה ביותר שמציעה כל משפחת FPGA.כל פלטפורמה מכילה יחס שונה של תכונות כדי לתת מענה לצרכים של מגוון רחב של עיצובי לוגיקה מתקדמים.בנוסף למארג ההיגיון המתקדם ביותר, בעל הביצועים הגבוהים ביותר, XC5VLX330T-3FFG1738I FPGAs מכילים בלוקים רבים ברמת מערכת ה-IP, כולל זיכרון RAM/FIFO עוצמתיים של 36Kbit, דור שני של 25 x 18 DSP, טכנולוגיית Select IO עם מובנית- בעכבה מבוקרת דיגיטלית, בלוקי ממשק סינכרוני מקור צ'יפ, פונקציונליות של צג מערכת,
מאפיינים
ליבת DSP56300 בעלת ביצועים גבוהים
● 100 מיליון הוראות בשנייה (MIPS) עם שעון 100 מגה-הרץ בליבת 2.5 וולט ו-3.3 VI/O
● קוד אובייקט תואם לליבה DSP56000
● ערכת הוראות מקבילה ביותר
● יחידת לוגיקה אריתמטית נתונים (ALU)
- מצבר מקבילי של 24 x 24 סיביות בצנרת מלאה
- משמרת חבית מקבילה של 56 סיביות (הסטה ונורמליזציה מהירה; יצירה וניתוח של זרם סיביות)
- הוראות ALU מותנות
- תמיכה אריתמטית של 24 סיביות או 16 סיביות תחת בקרת תוכנה
● יחידת בקרת תוכניות (PCU)
- תמיכה בקוד עצמאי במיקום (PIC).
- מצבי כתובת מותאמים ליישומי DSP (כולל קיזוזים מיידיים)
- בקר מטמון הוראות על-שבב
- מחסנית חומרה הניתנת להרחבה בזיכרון על-שבב
- לולאות DO מקוננות בחומרה
- החזרה אוטומטית מהירה מפסיקה
● גישה ישירה לזיכרון (DMA)
- שישה ערוצי DMA התומכים בגישה פנימית וחיצונית
- העברות חד, דו ותלת מימדיות (כולל חציצה מעגלית)
- הפסקות העברת סוף בלוק
- הפעלה מקווי פסיקה וכל הציוד ההיקפי
● לולאה נעילת שלב (PLL)
- מאפשר שינוי של גורם חלוקת הספק נמוך (DF) ללא אובדן נעילה
- שעון פלט עם ביטול הטיה
● תמיכה באיתור באגים בחומרה
- מודול On-Chip Emulation (On-CE).
- יציאת גישה לבדיקה של קבוצת בדיקה משותפת (JTAG) (TAP)
- מצב מעקב כתובת משקף גישה פנימית לתוכנית RAM ביציאה החיצונית
