תכונות המוצר

מסמכים ומדיה

סיווגי סביבה ויצוא

סדרת MAX™ CPLD

סדרת מכשירי הלוגיקה המורכבים (CPLD) של Altera MAX™ מספקת לך את ה-CPLDs הנמוך ביותר והעלות הנמוכה ביותר.משפחת MAX V CPLD, המשפחה החדשה ביותר בסדרת CPLD, מספקת את התמורה הטובה ביותר בשוק.עם ארכיטקטורה ייחודית, לא נדיפה ואחד מה-CPLDs בצפיפות הגדולים בתעשייה, התקני MAX V מספקים תכונות חדשות חזקות בהספק כולל נמוך יותר בהשוואה ל-CPLDs תחרותיים.משפחת MAX II CPLD, המבוססת על אותה ארכיטקטורה פורצת דרך, מספקת הספק נמוך ועלות נמוכה לכל פין I/O.MAX II CPLDs הם מכשירים מיידיים, לא נדיפים, המכוונים ללוגיקה תכליתית, בצפיפות נמוכה ויישומים ניידים, כגון עיצוב מכשירי טלפון סלולריים.אפס כוח MAX IIZ CPLD מציעים את אותם יתרונות בלתי נדיפים, מיידיים שנמצאים במשפחת MAX II CPLD והם ישימים למגוון רחב של פונקציות.משפחת MAX 3000A CPLD המבוססת על EEPROM, מיוצרת בתהליך מתקדם של 0.30 מיקרומטר CMOS, מספקת יכולת הפעלה מיידית ומציעה צפיפות מ-32 עד 512 תאים מאקרו.

MAX® V CPLDs

Altera MAX® V CPLDs מספקים את התמורה הטובה ביותר בתעשייה בעלות נמוכה, CPLDs עם הספק נמוך, ומציעות תכונות חדשות חזקות בהספק כולל נמוך של עד 50% בהשוואה ל-CPLDs תחרותיים.Altera MAX V כולל גם ארכיטקטורה ייחודית, לא נדיפה ואחד מ-CPLDs הצפיפות הגדולים בתעשייה.בנוסף, ה-MAX V משלב פונקציות רבות שהיו בעבר חיצוניות, כגון פלאש, זיכרון RAM, מתנדים ולולאות נעולות פאזה, ובמקרים רבים, הוא מספק יותר I/Os והיגיון לכל טביעת רגל באותו מחיר כמו CPLDs תחרותיים .ה-MAX V משתמש בטכנולוגיית אריזה ירוקה, עם אריזות קטנות עד 20 מ"מ.MAX V CPLDs נתמכים על ידי Quartus II® Software v.10.1, המאפשרת שיפורי פרודוקטיביות וכתוצאה מכך סימולציה מהירה יותר, העלאת לוח מהירה יותר וסגירת תזמון מהירה יותר.

מהו CPLD (התקן לוגי מתכנת מורכב)?

טכנולוגיית המידע, האינטרנט והשבבים האלקטרוניים משמשים כבסיס לעידן הדיגיטלי המודרני.כמעט כל הטכנולוגיות המודרניות חייבות את קיומן לאלקטרוניקה, מהאינטרנט והתקשורת הסלולרית ועד למחשבים ולשרתים.אלקטרוניקה היא תחום עצום עםענפי משנה רבים.מאמר זה ילמד אותך על מכשיר אלקטרוני דיגיטלי חיוני המכונה CPLD (Complex Programmable Logic Device).

אבולוציה של אלקטרוניקה דיגיטלית

מכשירי חשמלהוא תחום מורכב עם אלפי מכשירים ורכיבים אלקטרוניים קיימים.עם זאת, באופן כללי, מכשירים אלקטרוניים נמצאים בשתי קטגוריות עיקריות:אנלוגי ודיגיטלי.

בימיה הראשונים של טכנולוגיית האלקטרוניקה, מעגלים היו אנלוגיים, כגון צליל, אור, מתח וזרם.עם זאת, מהנדסי אלקטרוניקה גילו במהרה שמעגלים אנלוגיים מורכבים מאוד לתכנון ויקרים.הדרישה לביצועים מהירים וזמני מחזור מהירים הובילה לפיתוח של אלקטרוניקה דיגיטלית.כיום כמעט כל מכשיר מחשוב שקיים משלב IC ומעבדים דיגיטליים.בעולם האלקטרוניקה, מערכות דיגיטליות החליפו כעת לחלוטין את האלקטרוניקה האנלוגית בשל העלות הנמוכה שלהן, הרעש הנמוך, טוב יותרשלמות האות, ביצועים מעולים ומורכבות נמוכה יותר.

בניגוד למספר אינסופי של רמות נתונים באות אנלוגי, אות דיגיטלי מורכב רק משתי רמות לוגיות (1s ו-0s)

סוגי מכשירים אלקטרוניים דיגיטליים

המכשירים האלקטרוניים הדיגיטליים המוקדמים היו פשוטים למדי והורכבו רק מקומץ של שערים לוגיים.עם זאת, עם הזמן, המורכבות של מעגלים דיגיטליים עלתה ולכן, יכולת התכנות הפכה למאפיין חשוב של מכשירי בקרה דיגיטליים מודרניים.שני סוגים שונים של מכשירים דיגיטליים הופיעו כדי לספק יכולת תכנות.המחלקה הראשונה כללה עיצוב חומרה קבוע עם תוכנה שניתנת לתכנות מחדש.דוגמאות להתקנים כאלה כוללים מיקרו-בקרים ומיקרו-מעבדים.המעמד השני של מכשירים דיגיטליים כלל חומרה הניתנת להגדרה מחדש כדי להשיג עיצוב מעגל לוגי גמיש.דוגמאות להתקנים כאלה כוללות FPGAs, SPLDs ו-CPLDs.

שבב מיקרו-בקר כולל מעגל לוגי דיגיטלי קבוע שאינו ניתן לשינוי.עם זאת, יכולת התכנות מושגת על ידי שינוי התוכנה/קושחה הפועלת על שבב המיקרו-בקר.להיפך, PLD (התקן לוגי ניתן לתכנות) מורכב ממספר תאים לוגיים שניתן להגדיר את החיבורים ביניהם באמצעות HDL (שפת תיאור החומרה).לכן, ניתן לממש מעגלים לוגיים רבים באמצעות PLD.בשל כך, הביצועים והמהירות של PLDs בדרך כלל עדיפים על אלו של מיקרו-בקרים ומיקרו-מעבדים.PLDs גם מספקים למעצבי מעגלים מידה רבה יותר של חופש וגמישות.

מעגלים משולבים המיועדים לבקרה דיגיטלית ועיבוד אותות מורכבים בדרך כלל ממעבד, מעגל לוגי וזיכרון.ניתן לממש כל אחד מהמודולים הללו באמצעות טכנולוגיות שונות.

מבוא ל-CPLD

כפי שנדון קודם לכן, קיימים מספר סוגים שונים של PLDs (התקני לוגיקה ניתנים לתכנות), כגון FPGA, CPLD ו-SPLD.ההבדל העיקרי בין התקנים אלה טמון במורכבות המעגל ובמספר התאים הלוגיים הזמינים.SPLD מורכב בדרך כלל מכמה מאות שערים, ואילו CPLD מורכב מכמה אלפי שערים לוגיים.

מבחינת המורכבות, CPLD (התקן לוגי מתכנת מורכב) נמצא בין SPLD (התקן לוגי לתכנות פשוט) לבין FPGA ובכך, יורש תכונות משני המכשירים הללו.CPLDs מורכבים יותר מ-SPLDs אך פחות מורכבים מ- FPGAs.

ה-SPLDs הנפוצים ביותר כוללים PAL (לוגיקת מערך ניתנת לתכנות), PLA (מערך לוגי ניתן לתכנות) ו-GAL (לוגיקת מערך גנרית).PLA מורכב ממישור AND אחד ומישור OR אחד.תוכנית תיאור החומרה מגדירה את החיבור בין המישורים הללו.

PAL דומה למדי ל-PLA עם זאת, יש רק מישור אחד שניתן לתכנות במקום שניים (ומטוס).על ידי תיקון מישור אחד, מורכבות החומרה מצטמצמת.עם זאת, תועלת זו מושגת במחיר של גמישות.

ארכיטקטורת CPLD

ניתן להתייחס ל-CPLD כעל אבולוציה של PAL ומורכב ממספר רב של מבני PAL המכונים מאקרו-תאים.בחבילת CPLD, כל פיני הקלט זמינים לכל תא מאקרו, בעוד שלכל תא מאקרו יש פין פלט ייעודי.

מתרשים הבלוק, אנו יכולים לראות ש-CPLD מורכב ממספר תאי מאקרו או בלוקי פונקציות.המאקרו-תאים מחוברים באמצעות חיבור ניתן לתכנות, המכונה גם GIM (מטריצת חיבור גלובלית).על ידי הגדרה מחדש של ה-GIM, ניתן לממש מעגלי לוגיקה שונים.CPLDs מקיימים אינטראקציה עם העולם החיצון באמצעות I/O דיגיטלי.

ההבדל בין CPLD ל-FPGA

בשנים האחרונות, FPGAs הפכו פופולריים מאוד בתכנון של מערכות דיגיטליות ניתנות לתכנות.ישנם קווי דמיון רבים כמו גם הבדלים בין CPLD ו-FPGA.באשר לדמיון, שניהם התקני לוגיקה הניתנים לתכנות המורכבים ממערכי שערים לוגיים.שני המכשירים מתוכנתים באמצעות HDL כגון Verilog HDL או VHDL.

ההבדל הראשון בין CPLD ל-FPGA טמון במספר השערים.CPLD מכיל כמה אלפי שערים לוגיים, בעוד שמספר השערים ב-FPGA יכול להגיע למיליונים.לכן, ניתן לממש מעגלים ומערכות מורכבות באמצעות FPGAs.החיסרון של המורכבות הזו הוא עלות גבוהה יותר.לפיכך, CPLDs מתאימים יותר ליישומים פחות מורכבים.

הבדל מרכזי נוסף בין שני המכשירים הללו הוא ש-CPLDs כוללים EEPROM לא נדיף (זיכרון הניתן לתכנות אקראי הניתן למחיקה חשמלית), בעוד ש-FPGAs כוללים זיכרון נדיף.בשל כך, CPLD יכול לשמור על התוכן שלו גם כשהוא כבוי, בעוד ש-FPGA לא יכול לשמור על התוכן שלו.יתרה מכך, בשל זיכרון לא נדיף מובנה, CPLD יכול להתחיל לפעול מיד לאחר ההפעלה.רוב ה-FPGAs, לעומת זאת, דורשים זרם סיביות מזיכרון חיצוני שאינו נדיף להפעלה.

מבחינת ביצועים, ל-FPGA יש עיכוב בלתי צפוי בעיבוד אותות עקב ארכיטקטורה מורכבת ביותר בשילוב עם תכנות מותאם אישית של המשתמש.ב-CPLD, ההשהיה של pin-to-pin קטנה משמעותית בגלל ארכיטקטורה פשוטה יותר.עיכוב עיבוד האותות הוא שיקול חשוב בתכנון של יישומי זמן אמת קריטיים לבטיחות ומשובצים.

בשל תדרי הפעלה גבוהים יותר ופעולות לוגיות מורכבות יותר, רכיבי FPGA מסוימים עשויים לצרוך יותר חשמל מ-CPLD.לפיכך, ניהול תרמי הוא שיקול חשוב במערכות מבוססות FPGA.מסיבה זו, מערכות מבוססות FPGA משתמשות לעיתים קרובות בגוף קירור ומאווררי קירור וזקוקים לאספקת חשמל ורשתות הפצה גדולים ומורכבים יותר.

מנקודת מבט של אבטחת מידע, CPLDs מאובטחים יותר שכן הזיכרון מובנה בשבב עצמו.להיפך, רוב רכיבי ה-FPGA דורשים זיכרון חיצוני שאינו נדיף, שיכול להוות איום באבטחת נתונים.למרות שאלגוריתמי הצפנת נתונים נמצאים ב-FPGAs, CPLDs מטבעם בטוחים יותר בהשוואה ל-FPGAs.

יישומים של CPLD

CPLDs מוצאים את היישום שלהם בהרבה מעגלי בקרה דיגיטליים ועיבוד אותות ברמת מורכבות נמוכה עד בינונית.חלק מהיישומים החשובים כוללים:

1. CPLDs יכולים לשמש כמטעני אתחול עבור FPGAs ומערכות אחרות הניתנות לתכנות.
2. CPLDs משמשים לעתים קרובות כמפענחי כתובות ומכונות מצב מותאמות אישית במערכות דיגיטליות.
3. בשל גודלם הקטן וצריכת החשמל הנמוכה שלהם, CPLDs אידיאליים לשימוש בנייד וכף ידמכשירים דיגיטליים.
4. CPLDs משמשים גם ביישומי בקרה קריטיים לבטיחות.