10AX115H2F34E2SG FPGA Arria® 10 GX Family 1150000 Cells 20nm Technology 0.9V 1152-Pin FC-FBGA
מפרט טכני של המוצר
| האיחוד האירופי RoHS | תואם |
| ECCN (ארה"ב) | 3A991 |
| סטטוס חלק | פָּעִיל |
| HTS | 8542.39.00.01 |
| SVHC | כן |
| SVHC עולה על הסף | כן |
| רכב | No |
| PPAP | No |
| שם משפחה | Arria® 10 GX |
| טכנולוגיית תהליך | 20 ננומטר |
| קלט/פלט משתמש | 504 |
| מספר הרשמים | 1708800 |
| מתח אספקת הפעלה (V) | 0.9 |
| אלמנטים לוגיים | 1150000 |
| מספר מכפילים | 3036 (18x19) |
| סוג זיכרון תוכנית | SRAM |
| זיכרון מוטבע (Kbit) | 54260 |
| מספר כולל של זיכרון RAM בלוק | 2713 |
| EMACs | 3 |
| יחידות לוגיקה של התקן | 1150000 |
| מספר מכשירי DLL/PLL | 32 |
| ערוצי משדר | 96 |
| מהירות מקלט משדר (Gbps) | 17.4 |
| DSP ייעודי | 1518 |
| PCIe | 4 |
| יכולת תכנות | כן |
| תמיכה בתכנות מחדש | כן |
| הגנת העתקה | כן |
| יכולת תכנות בתוך המערכת | כן |
| דרגת מהירות | 2 |
| תקני I/O חד-קצה | LVTTL|LVCMOS |
| ממשק זיכרון חיצוני | DDR3 SDRAM|DDR4|LPDDR3|RLDRAM II|RLDRAM III|QDRII+SRAM |
| מתח אספקה מינימלי (V) | 0.87 |
| מתח אספקה מרבי (V) | 0.93 |
| מתח קלט/פלט (V) | 1.2|1.25|1.35|1.5|1.8|2.5|3 |
| טמפרטורת עבודה מינימלית (°C) | 0 |
| טמפרטורת פעולה מקסימלית (°C) | 100 |
| דרגת טמפרטורת ספק | מורחב |
| שם מסחרי | אריה |
| הַרכָּבָה | מתקן משטח |
| גובה החבילה | 2.95 |
| רוחב חבילה | 35 |
| אורך החבילה | 35 |
| PCB השתנה | 1152 |
| שם חבילה סטנדרטית | BGA |
| חבילת ספקים | FC-FBGA |
| ספירת סיכות | 1152 |
| צורת עופרת | כַּדוּר |
ההבדל והקשר בין FPGA ו- CPLD
1. הגדרה ומאפיינים של FPGA
FPGAמאמצת תפיסה חדשה בשם מערך תאים לוגיים (LCA) ובלוק לוגי להגדרה (CLB) ו-Input Output (IOB) Block and Interconnect.מודול ההיגיון הניתן להגדרה הוא היחידה הבסיסית למימוש פונקציית המשתמש, אשר בדרך כלל מסודרת במערך ומפיצה את כל השבב.מודול הקלט-פלט IOB משלים את הממשק בין ההיגיון שבשבב לפין החבילה החיצונית, ובדרך כלל מסודר סביב מערך השבב.חיווט פנימי מורכב באורכים שונים של מקטעי חוט וכמה מתגי חיבור הניתנים לתכנות, המחברים בלוקים לוגיים ניתנים לתכנות או בלוקי I/O ליצירת מעגל עם פונקציה ספציפית.
התכונות הבסיסיות של FPGA הן:
- שימוש ב-FPGA לתכנון מעגל ASIC, המשתמשים אינם צריכים להקרין ייצור, יכולים לקבל שבב מתאים;
- ניתן להשתמש ב-FPGA כדוגמת פיילוט של אחרים בהתאמה אישית מלאה או בהתאמה אישית למחצהמעגלי ASIC;
- יש שפע של טריגרים ופינים I/O ב-FPGA;
- FPGA הוא אחד המכשירים עם מחזור התכנון הקצר ביותר, עלות הפיתוח הנמוכה ביותר והסיכון הנמוך ביותר במעגל ASIC.
- FPGA מאמצת תהליך CHMOS במהירות גבוהה, צריכת חשמל נמוכה ויכולה להיות תואמת לרמות CMOS ו-TTL.
2, הגדרה ומאפיינים של CPLD
CPLDמורכב בעיקר מתאי מאקרו לוגיים (LMC) המתוכנתים סביב מרכז יחידת מטריצת החיבור הניתנת לתכנות, שבו מבנה הלוגי LMC מורכב יותר, ובעל מבנה חיבור יחידת I/O מורכב, שניתן להפיק על ידי המשתמש בהתאם הצרכים של מבנה המעגל הספציפי, להשלמת פונקציות מסוימות.מכיוון שהבלוקים הלוגיים מחוברים זה לזה עם חוטי מתכת באורך קבוע ב-CPLD, למעגל הלוגי המתוכנן יש יכולת חיזוי זמן ומונע את החיסרון של חיזוי לא שלם של תזמון של מבנה חיבור מפולח.בשנות ה-90, CPLD התפתח מהר יותר, לא רק עם מאפייני מחיקה חשמלית, אלא גם עם תכונות מתקדמות כגון סריקת קצוות ותכנות מקוון.
המאפיינים של תכנות CPLD הם כדלקמן:
- משאבי לוגיקה וזיכרון יש בשפע (ל-Cypress De1ta 39K200 יש יותר מ-480 Kb של זיכרון RAM);
- מודל תזמון גמיש עם משאבי ניתוב מיותרים;
- גמיש לשינוי פלט הפינים;
- ניתן להתקין על המערכת ולתכנת מחדש;
- מספר רב של יחידות קלט/פלט;
3. הבדלים וחיבורים בין FPGA ו-CPLD
CPLD הוא קיצור של התקן לוגי מתכנת מורכב, FPGA הוא קיצור של מערך שערים לתכנות שדה, הפונקציה של השניים היא בעצם זהה, אך עקרון היישום שונה במקצת, כך שלעתים אנו יכולים להתעלם מההבדל בין השניים, ביחד המכונה התקן לוגי ניתן לתכנות או CPLD/FPGA.ישנן מספר חברות המייצרות CPLD/FPGas, שלוש הגדולות הן ALTERA,XILINX ו-LAT-TICE.פונקציית הלוגיקה הקומבינטורית של פירוק CPLD היא חזקה מאוד, יחידת מאקרו יכולה לפרק תריסר או אפילו יותר מ-20-30 קלט לוגיקה קומבינטורית.עם זאת, LUT של FPGA יכול להתמודד רק עם הלוגיקה השילובית של 4 כניסות, ולכן CPLD מתאים לתכנון לוגיקה שילובית מורכבת כגון פענוח.עם זאת, תהליך הייצור של FPGA קובע שמספר ה-LUTs והטריגרים הכלולים בשבב ה-FPGA גדול מאוד, לרוב אלפי אלפים, CPLD יכול בדרך כלל להשיג רק 512 יחידות לוגיות, ואם מחיר השבב מחולק במספר הלוגיות. יחידות, עלות היחידה הלוגית הממוצעת של FPGA נמוכה בהרבה מזו של CPLD.אז אם נעשה שימוש במספר רב של טריגרים בתכנון, כגון תכנון היגיון תזמון מורכב, אז השימוש ב-FPGA הוא בחירה טובה.
למרות שגם FPGA וגם CPLD הם התקני ASIC הניתנים לתכנות ויש להם מאפיינים משותפים רבים, בשל ההבדלים במבנה של CPLD ו-FPGA, יש להם מאפיינים משלהם:
- CPLD מתאים יותר להשלמת אלגוריתמים שונים ולוגיקה קומבינטורית, ו-FPGA מתאים יותר להשלמת לוגיקה רציפה.במילים אחרות, FPGA מתאים יותר למבנה עשיר של כפכפים, בעוד ש-CPLD מתאים יותר למבנה מוגבל של כפכפים ועשיר במונחי מוצר.
- מבנה הניתוב הרציף של CPLD קובע שהשהיית התזמון שלו אחידה וניתנת לחיזוי, בעוד שמבנה הניתוב המפולח של FPGA קובע שההשהיה שלו אינה ניתנת לחיזוי.
- ל-FPGA יש יותר גמישות מאשר CPLD בתכנות.
- CPLD מתוכנת על ידי שינוי הפונקציה הלוגית של מעגל פנימי קבוע, בעוד FPGA מתוכנת על ידי שינוי החיווט של החיבור הפנימי.
- ניתן לתכנת Fpgas תחת שערים לוגיים, בעוד CPLDS מתוכנתים תחת בלוקים לוגיים.
- FPGA משולב יותר מ-CPLD ויש לו מבנה חיווט מורכב יותר ויישום לוגי.
באופן כללי, צריכת החשמל של CPLD גדולה מזו של FPGA, וככל שדרגת האינטגרציה גבוהה יותר, כך ברור יותר.
